【OS】BUAA-OS-Lab3-实验报告 OS Lab3实验报告思考题Thinking 3.1请结合MOS中的页目录自映射应用解释代码中e->env_pgdir[PDX(UVPT)] = PADDR(e->env_pgdir) | PTE_V 的含义。答:PADDR(e->env_pgdir) | PTE_V是进程页目录的物理地址被赋予有效,PDX(UVPT)是用户虚拟页表基地址对应的页目录索引,该代码意为将进 2025-04-25 技术 #OS #Lab3
【OO】BUAA-OO-U2-电梯调度 BUAA OO U2 单元总结 本单元主题为面向对象中的多线程编程,经过这一单元的训练,我认为要做好多线程编程,可以大体分解为几个要点:理解和掌握多线程中的同步控制机制和线程的不同状态,保证共享对象访问时的线程安全,保证线程和线程交互时的线程安全。下面根据本次作业中的内容对以上要点进行具体体现。 多线程中的同步控制关于同步块、锁与线程的状态,我在另一篇 2025-04-20 技术 #OO #Java #U2
【OS】BUAA-OS-Lab2-实验报告 OS Lab2实验报告思考题Thinking 2.1请根据上述说明,回答问题:在编写的 C 程序中,指针变量中存储的地址 被视为虚拟地址,还是物理地址?MIPS 汇编程序中 lw和sw 指令使用的地址被视为虚 拟地址,还是物理地址?答:均为虚拟地址 Thinking2.2请思考下述两个问题: 从可重用性的角度,阐述用宏来实现链表的好处。 查看实验环境中的/usr/inclu 2025-04-11 技术 #OS #Lab2
【随笔】忙里偷偷闲 忙里偷偷闲最近好累啊,写完OO,但是还有好多事情没有做,可是我需要休息,让大脑放松一下,趁这个机会正好整理一下最近的生活。从上海回来之后,我的作息前所未有的健康,这两周的时间,每天都是七点半左右就会自己醒,起床吃个早饭,装上电脑背上书包就去教室了。有课就去上课,没课找个空教室自习一会儿。刚回来的第一周,也就是上周,生活节奏非常规律。做事情效率也很高,OO就写了一两天吧就做完了,剩下的时间就可以搭一 2025-04-06 生活 #随笔
【OS】BUAA-OS-Lab1-实验报告 OS Lab1实验报告思考题Thinking 1.1在阅读 附录中的编译链接详解 以及本章内容后,尝试分别使用实验环境中 的原生 x86 工具链(gcc、ld、readelf、objdump 等)和 MIPS 交叉编译工具链(带有 mips-linux-gnu- 前缀,如 mips-linux-gnu-gcc、mips-linux-gnu-ld),重复其中的编 译和解析过程,观察相应的结果,并解释 2025-04-06 技术 #OS #Lab1
【BUAA OO】关于多线程的一些问题 【BUAA OO】关于多线程的一些问题 本文为我在进行U2单元第一次作业时和初次接触多线程编程的过程中遇到的一些问题,将其中的原理和我的一些个人理解记录下来,势必会有不准确的地方,还望大家多多包涵,批评指正! 在开始之前,我先将我的设计思路阐述一下,后面某些问题的背景与此相关。首先观察到此次作业官方包中声明了Request接口并有PersonReque 2025-03-29 技术 #OO #多线程 #U2
【OS】BUAA OS Lab0 实验报告 Lab0 实验报告思考题Thinking 0.1不一样,第一次执行 add 命令前暂存区中并无文件,README.txt 并未被跟踪;此后执行了 add 命令将 README.txt 加入了暂存区,并进行提交,将此时的目录树提交到版本库。再次修改 README.txt 后,此时其内容相比于版本库中的内容发生变化,处于已修改状态,此时执行 git status 命令显示 README.txt 处于 2025-03-24 技术 #OS #Lab0
【OO】BUAA OO U1--表达式计算 BUAA OO U1 单元总结 本模块以表达式这一结构清晰分明的语言作为载体,通过递归下降的方法解析出具有明显层次的语法树,这对于本次作业的架构设计有着十分重要的指导和提示作用:如何设计类?如何设计方法?如何实现?在思考并解决这些问题的过程中,我对于常说的“高内聚低耦合”、“封装与抽象”有了切身具体的理解。我认为可以用“层次”来总结这一单元:表达式语法的层次,解析的层次,类 2025-03-24 技术 #OO #U1 #Java
【CO】P7课下--支持异常中断处理的流水线CPU P7在P6基础上增加了异常和中断的处理,可以处理异常指令和相应外部中断。本文为P7课下流水线CPU的设计思路和具体细节,仅供参考。 【CO】P7课下–支持异常中断处理的流水线CPU设计方案P7的教程实在是让人摸不着头脑,但总体上还是可以分为一些任务: 增加流水线识别异常指令 增加外部中断 增加协处理器以便响应异常和中断我是按照3、2、1的顺序进行的 2024-12-08 技术 #CO #Verilog #流水线CPU #P7课下
【CO】P6课下--支持更多指令的流水线CPU P6在P5基础上添加了更多的指令,相应地在结构上会有一些变化,本文为P6课下流水线CPU的设计思路和具体细节,仅供参考。 【CO】P6课下–支持更多指令的流水线CPU设计方案有了P5的流水线框架,P6的任务就更加有条理和清晰。P6的任务可以分为以下几点: 实现存储器外置 实现存储器支持按字节访存 实现乘除槽支持乘除相关指令 添加一些R型和I型指令下 2024-11-28 技术 #CO #Verilog #流水线CPU #P6课下