【CO】P5课下--流水线CPU
本文为P5课下流水线CPU的设计思路和具体细节，仅供参考。 写在前面进入P5，计组实验进入了流水线环节，搭完流水线和写这篇文章相隔两周（多谢P3课下的RAM给了我这次机会），这两周真是给自己放了一个长假。神经高度紧张后的放松是十分必要的，连续好几周的计组实在让我心力交瘁。不过太过放松自然也不是好事，就像现在，我的P5设计文档刚开始写，评测机也没有搭，
【Hexo】Fluid主题美化
最近一直忙于CO，深感疲惫，于是打算对博客进行美化。既是为了放松一下心情，也是创造一个更愉悦的写作环境，让自己多写一些东西。 美化清单 全屏背景 落雪动画 毛玻璃主面板 签名动画 标签变化 文章滑入动画 运行时间 调整局部文字颜色 自定义美化原理和一般流程原理<!-- hexo injector body_begin start -->
【OOPre】BUAA 2024秋季 OOpre总结
架构 架构设计 MainClass对输入进行解析，并执行相应的顶层操作。 CE为战斗力接口，Equipment、Bottle、Adventurer实现了CE接口。 Good为物品接口，Equipment、Bottle实现了Good接口。 Equipment下有Axe、Sword、Blade三个子类。 Bottle下有HpBottle、DefBottle、AtkBottle三个子类。 Fragmen
【CO】ISE的仿真工作流程浅析
对于ISE的仿真工作流程的一些个人见解 ISE的仿真工作流程浅析仿真是什么我们编写Verilog程序，是通过代码来模拟硬件操作。将代码转化为硬件行为并反映出来，这是ISE仿真去做的事情。至于我们看到的图形化界面所呈现的波形等信息，只是对仿真结果的呈现。并不是真正的仿真。 ISE仿真工作流程在编写P4评测机时，对于ISE执行的命令其实只有两条： 12
【CO】P4课下——单周期CPU(Verilog实现)
本文为P4课下单周期CPU设计思路与具体细节，仅供参考 P4课下–单周期CPU的Verilog实现总体设计方案指令集合课下提交要求实现的指令包括add(u),sub(u),ori,lui,beq,lw,sw,nop,j,jal,jr。在此基础上添加了移位指令sll。分类如下： R型指令 I型指令 J型指令 add(u),sub(u),sl
【CO】P3课下——单周期CPU(Logisim实现)
本文为P3课下单周期CPU设计思路与具体细节，仅供参考 P3课下–单周期CPU的Logisim实现总体设计方案指令集合课下提交要求实现的指令包括add(u),sub(u),ori,lui,beq,lw,sw,nop,具体实现过程中在此基础上又添加了j,jal,jr等跳转指令和移位指令sll。根据机器码类别将其分类： R型指令 I型指令 J型指令
